(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210163141.X (22)申请日 2022.02.22 (71)申请人 湖北工业大 学 地址 430068 湖北省武汉市洪山区南李路 28号 (72)发明人 贺章擎　马丹　鲁犇　朱昕蕊　 张霄　张寅　 (74)专利代理 机构 武汉华强专利代理事务所 (普通合伙) 42237 专利代理师 温珊姗 (51)Int.Cl. H04L 9/32(2006.01) H04L 9/36(2006.01) (54)发明名称 一种基于SR PUF的可靠性自检和可靠响应 去偏方法 (57)摘要 本发明提供了一种基于SR  PUF的可靠性自 检和可靠响应去偏方法， 其特征在于： 包括可靠 性标志生 成部分和可靠 响应去偏 部分， 所述可靠 性标志生成部分包括控制模块、 基于PDL的SR   Latch PUF模块和可靠性标志产生模块， 可靠响 应去偏方法分为响应注册阶段和响应恢复阶段， 对可靠响应进行去偏处理。 本发 明方法可以在芯 片出厂时或者使用过程进行实时动态自检， 准确 性高且方式灵活， 不需要出厂时改变环境温度进 行极限测试， 也可以实时检测出老化或其他原因 所引起的不可靠响应 。 权利要求书2页 说明书7页 附图3页 CN 114679277 A 2022.06.28 CN 114679277 A 1.一种基于SR  PUF的可靠性自检和可靠响应去偏方法， 其特征在于： 包括可靠性标志 生成部分和可靠响应去偏部分， 所述可靠性标志生成部分包括控制模块、 基于PDL的SR   Latch PUF模块和可靠性标志产生模块， 控制模块通过施加信号使得基于PDL的SR  Latch  PUF模块和可靠性标志产生模块有序工作； 基于PDL的SR  Latch PUF模块用来生成PUF响应 和PDL控制的延迟测试响应， PDL利用Xilinx  FPGA中的LUT结构， 通过改变信 号传播路径长 度来实现不同的传播延时； 基于PDL的SR  Latch PUF模块采用两个LUT构建与非门， 一个配 置为带PDL延时控制的与门结构， 另一个为带PDL的非门， 在LUT中， 两个端口作为与非门输 入， 剩下的 “无关”信号作为延迟配置端口， 可靠性标志产生模块包括一个选择器， 一个同或 结构， 两个分配 器和两个寄存器， 实时产生带有可靠性标志的可靠响应； 所述可靠响应去偏方法分为响应注册阶段和响应恢复阶段， 对可靠响应进行去偏处 理， 去偏过程包括去偏PUF编码结构和去偏PUF译码结构， 去偏PUF编码结构包括比特自检 SR‑Latch PUF和去偏数据编码器， 去偏SR ‑Latch PUF译码结构 包括比特自检SR ‑Latch PUF 和去偏数据译码器； 在去偏方法的注册阶段， 去偏激励Ci和Ci+1通过比特自检SR ‑Latch PUF生成响应Ri和 Ri+1和可靠位标志Fi和Fi+1， 响应Ri和Ri+1， 可靠位标志Fi和Fi+1经过去偏数据编码器生成无偏 响应Yi和辅助数据di； 辅助数据di通过去偏数据译码器恢复无偏响应Yi； 在去偏模块的恢复阶段， 激励Ci和Ci+1通过输入带噪音的比特 自检PUF生成带噪音响应 Ri'和Ri+1'， 然后将辅助数据di和带噪音响应Ri'、 Ri+1'输入到去偏数据译码器中， 恢复去偏 响应Yi'。 2.如权利要求1所述的一种基于SR  PUF的可靠性自检和可靠响应去偏方法， 其特征在 于， 可靠性标志产生和可靠自检具体过程如下： 首先， 对D触发器的clk端输入有效电平， 使 SR‑Latch PUF模块初始化， 然后在使能端EN输入有效电平Ci， 对上下两个PD L编程线的延迟 配置位进行设置： 步骤1、 产生输出响应Ri： 将PDL延迟配置位端口A3A4A5A6和B3B4B5B6全部设置为0， 假设DH和DL分别是SR ‑Latch PUF 上下两条链反馈回路的总延迟； 由PDL控制的两路附加延迟 差ΔD＝DH‑DL＝0， SR‑Latch PUF 正常输出响应Ri， 将Ri保持在寄存器中； 步骤2、 产生测试输出： 将上链A3A4A5A6配置信号设置为0001至1111之间的某一值， 下链B3B4B5B6设置为0000， PDL在上路产生值为DT的附加延迟， 上路的总延迟变为DH+DT， 两路的延迟差变为ΔDH＝ΔD+ DT， 产生一个测试输出Tr1并将其存 储， 等效电路如图3所示； 步骤3、 产生测试输出Tr2； 将下链B3B4B5B6配置信号设置与步骤2中上链A3A4A5A6的相同值， 上链A3A4A5A6设置为 0000， 此时PUF 下路的总延迟变为DL+DT， 两条路径的延迟差 ΔDL＝ΔD‑DT， 产生测试响应Tr2； 步骤4、 产生可靠性标识Fi和可靠自检； 在步骤2和步骤3中， 如果Tr1和Tr2输出相同， 即ΔDH和ΔDL的极性相同， 则满足： ΔDH＝Δ D+DT＞0且ΔDL＝ΔD‑DT＞0， 或者ΔDH＜0且ΔDL＜0， 因DT是正值， 得|ΔD|＞DT， 即ΔD的绝 对值大于阈值DT， 如果阈值DT设定的足够大， 则产生的响应在受到环境噪音影响时仍然保 持 稳定， 将两次测试输出同或， 来产生可靠 性标志Fi， 即 当Fi＝1时， 证明SR ‑Latch 权　利　要　求　书 1/2 页 2 CN 114679277 A 2PUF模块产生的响应Ri是可靠的； 否则， 证明响应Ri不可靠。 3.如权利要求1所述的一种基于SR  PUF的可靠性自检和可靠响应去偏方法， 其特征在 于： 所述SR ‑Latch PUF模块上链端口与门输入为A1A2， 延迟配置信号为A3A4A5A6； SR‑Latch  PUF模块下链端口与门输入为B1B2， 延迟配置信号为B3B4B5B6； SR‑Latch PUF的两个与非门的 输入端各设有一个D触发器， 保证连接到两个与非门的路径延时一致， 当激励Ci输入到基于 PDL的SR Latch PUF模块时， D触发器的输入端作为激励接收端， 若D触发器接收到来自控制 模块部分的clk信号， 激励经过D触发器到达SR ‑Latch PUF模块的输入端A1和B1， 通过配置延 迟信号A3A4A5A6和B3B4B5B6， 产生PUF响应。 4.如权利要求1所述的一种基于SR  PUF的可靠性自检和可靠响应去偏方法， 其特征在 于： 所述可靠性标志产生模块接收到来自基于PDL的SR  Latch PUF模块的响应后， 控制模块 的控制信号控制可靠性标志产生模块有序工作产生可靠位标志Fi和响应Ri， 可靠性标志产 生模块中， 两个分配器分别为分配器1和分配器2， 其中分配器1的输入端接收PUF响应， 其0 端输出连接REG1， 1端输出分配器2； 分配器2输入端接入分配器1的1端输出， 其输出1端 连接 选择器1端， 其输出0端连接同或结构输入端； 选择器的输入1端接入分配器2的1端输出， 选 择器的输入0端接入同或结构的输出端， 选择器的输出端 连接REG2， 同时RE G2的输出作为同 或结构的另一输入。 5.如权利要求1所述的一种基于SR  PUF的可靠性自检和可靠响应去偏方法， 其特征在 于： 注册阶段是通过可靠性标志F和响应R共同判断生成无偏响应Y， 有以下几种情况： 当Fi＝0， Fi+1＝0或Fi＝1， Fi+1＝1且Ri＝Ri+1时， 对应的响应 被丢弃， 去偏数据di＝0； 当Fi＝1， Fi+1＝1且Ri≠Ri+1时， 去偏数据di＝1， 无偏响应Yi＝Ri； 当Fi＝1， Fi+1＝0时， 去偏数据di＝1， 无偏响应Yi＝Ri； 当Fi＝0， Fi+1＝1时， 去偏数据di＝1， 无偏响应Yi＝Ri+1； 恢复阶段是根据可靠性标志F、 去偏数据d和经过有噪音影响的PUF所生成的带有噪音 的响应R′来恢复无偏响应Y ′， 过程如下： 当di＝0时， 舍弃 连续两位PUF响应； 当di＝1时， 对可靠性标志F进行判断； 当Fi＝1， Fi+1＝0， 恢复出 无偏响应Yi＝Ri； 当Fi＝0， Fi+1＝1时， 恢复出 无偏响应Yi＝Ri+1； 当Fi＝1， Fi+1＝1时， 则恢复出 无偏响应Yi＝Ri； 在恢复算法中， 去偏数据和可靠性标志可作为辅助数据， 由于这些数据仅显示可靠响 应的位置信息， 因此不会有额外的熵泄 露。权　利　要　求　书 2/2 页 3 CN 114679277 A 3