(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210417149.4 (22)申请日 2022.04.20 (71)申请人 苏州盛科通信股份有限公司 地址 215000 江苏省苏州市工业园区星 汉 街5号B幢4楼13 /16单元 (72)发明人 常志恒　叶亮　王智　 (74)专利代理 机构 苏州三英知识产权代理有限 公司 32412 专利代理师 潘时伟 (51)Int.Cl. G06F 30/3308(2020.01) G06F 30/3312(2020.01) G06F 9/445(2018.01) (54)发明名称 加快芯片验证初始化进程的方法及应用 (57)摘要 本发明公开了一种加快芯片验证初始化进 程的方法及应用， 该方法包括以下步骤： 收集所 述芯片内多个模块的复位信号和时钟 信号； 根据 预设规则将多个所述复位信号和时钟 信号赋值； 并行释放多个所述复位信号， 并将控制所述时钟 信号的使能信号置起， 以供芯片的块级和芯片 级 验证。 该方法能够通过对宏定义进而对复位信号 和时钟信号赋值， 实现快速准确地释放复位信号 和配置使能信号等控制信号， 可以大大提高芯片 的块级和芯片级的仿真初始化时间。 权利要求书1页 说明书6页 附图2页 CN 114841100 A 2022.08.02 CN 114841100 A 1.一种加快芯片验证初始化进程的方法， 其特 征在于， 所述方法包括： 收集所述芯片内多个模块的复位信号和时钟信号； 根据预设规则将多个所述复位信号和时钟信号赋值； 并行释放多个所述复位信号， 并将控制所述时钟信号的使能信号置起， 以供芯片的块 级和芯片级验证。 2.如权利要求1所述的加快芯片验证初始化进程的方法， 其特征在于， 所述根据 预设规 则将多个所述复位信号和时钟信号赋值， 包括： 将所述复位信号赋值为第一值， 所述时钟信号赋值为第二值时， 且第一值和第二值不 同。 3.如权利要求1所述的加快芯片验证初始化进程的方法， 其特征在于， 所述并行释放多 个所述复位信号， 并将控制所述时钟信号的使能信号置起， 包括： 通过宏控制并行释放多个所述复位信号， 并将控制所述时钟信号的使能信号置起。 4.一种加快芯片验证初始化进程的装置， 其特 征在于， 所述装置包括： 收集模块， 用于收集所述芯片内多个模块的复位信号和时钟信号； 赋值模块， 用于根据预设规则将多个所述复位信号和时钟信号赋值； 控制模块， 用于并行释放多个所述复位信号， 并将控制所述时钟信号的使能信号置起， 以供芯片的块级和芯片级验证。 5.如权利要求4所述的加快芯片验证初始化进程的装置， 其特征在于， 所述赋值模块还 用于： 将所述复位信号赋值为第一值， 所述时钟信号赋值为第二值时， 且第一值和第二值不 同。 6.如权利要求4所述的加快芯片验证初始化进程的装置， 其特征在于， 所述控制模块还 用于： 通过宏控制并行释放多个所述复位信号， 并将控制所述时钟信号的使能信号置起。 7.一种电子设备， 其特 征在于， 包括： 至少一个处 理器； 以及 存储器， 所述存储器存储指令， 当所述指令被所述至少一个处理器执行时， 使得所述至 少一个处 理器执行如权利要求1至 3中任一项所述的加快芯片验证初始化进程的方法。 8.一种计算机可读存储介质， 其特征在于， 所述计算机可读存储介质上存储有计算机 程序， 所述计算机程序被处理器执行时实现如权利要求 1至3任一项 所述的加快芯片验证初 始化进程的方法的步骤。权　利　要　求　书 1/1 页 2 CN 114841100 A 2加快芯片验证初始化进程的方 法及应用 技术领域 [0001]本发明是关于通信领域， 特别是关于一种加快芯片验证初始化进程的方法及应 用。 背景技术 [0002]在块级和 芯片级验证过程中， 由于集成了大量的模块， 仿真的初始化所需要的时 间比模块级要增加很多， 而各个模块在下载真实的工作配置之前， 先需要配置各自的复位 信号以及控制时钟的使能信号， 只有复位信号释放并且使能信号使能之后逻辑才能开始 正 常工作。 所以块级和芯片级仿真需要在开始之前将复位信号和使能信号配置 完成。 [0003]现有的配置方式有两种： frontdoor(通过cpu总线对芯片寄存器进行操作称作前 门访问)和backdo or(直接通过层次结构的路径对芯片寄存器进行访问)。 [0004]采用frontdoor的方式进行配置。 frontdoor是使用cpu访问的接口按照配置寄存 器的地址将这些配置逐条进行配置， 验证人员将所需的复位信号和使能信号等控制信息的 配置寄存器全部收集并且完成cp u所需的配置文件。 该方式由于是逐条配置， 并且 是从顶层 一层一层地进行传递才能将对应寄存器的值配置进去， 每一条配置至少也要几十个cycle 的时间， 所以消耗的仿真时间会比较多。 [0005]采用backdoor的方式进行配置。 验证人员通过对不同路径下的信号以强制赋值的 方式进行复位信号的释放和使能信号等信息的控制。 由于块级和芯片级的集成的模块数量 会比较多， 需要验证人员将复位信号以及使能信号等控制 信息全部找出来按照不同的路径 进行强制赋值， 容易出现遗漏， 而一旦出现遗漏只能在仿 真出现问题之后才发现， 造成验证 环境反复编译和运行， 也会消耗较多的时间。 [0006]公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解， 而不应 当被视为承认或以任何形式暗示该信息构成已为本领域 一般技术人员所公知的现有技 术。 发明内容 [0007]本发明的目的在于提供一种加快芯片验证初始化进程的方法及应用， 解决芯片块 级和芯片级的验证对于复位信号和使能信号配置效率低下、 容易遗漏以及反复编译运行的 问题。 [0008]为实现上述目的， 本发明的实施例提供了一种加快芯片验证初始化进程的方法。 [0009]在本发明的一个或多个实施方式中， 所述方法包括： 收集所述芯片内多个模块的 复位信号和时钟信号； 根据预设规则将多个所述复位信号和时钟信号赋值； 并行释放多个 所述复位信号， 并将控制所述时钟信号的使能信号置起， 以供执行芯片的块级和芯片级验 证。 [0010]在本发明的一个或多个实施方式中， 所述根据预设规则将多个所述复位信号和时 钟信号赋值， 包括： 将所述复位信号赋值为第一值， 所述时钟信号赋值为第二值时， 且第一 值和第二 值不同。说　明　书 1/6 页 3 CN 114841100 A 3